ПОСТРОЕНИЕ ТЕСТОВ ЦИФРОВЫХ СХЕМ С ИСПОЛЬЗОВАНИЕМ ОБОБЩЕННОЙ МОДЕЛИ НЕИСПРАВНОСТЕЙ И НЕПРЕРЫВНОГО ПОДХОДА К МОДЕЛИРОВАНИЮ |
| 3 | |
| 2011 |
| научная статья | 681.004.6 | ||
| 72-77 | автоматическое построение тестов, моделирование неисправностей, непрерывные модели, цифровые схемы, комбинационные схемы, константные неисправности |
| Разрабатываются способы построения тестов цифровых схем с использованием непрерывных моделей дискретных устройств. Представлен алгоритм, позволяющий решить задачу поиска тестовых наборов с помощью непрерывной оптимизации. Кроме того, предложена обобщенная модель неисправности, реализующая единый подход к представлению различных типов неисправностей при генерации тестов. Предложенный подход реализован программно в виде среды для разработки и исследования моделей неисправностей и алгоритмов поиска тестов цифровых схем. В целях апробации построена система автоматической генерации тестов для константных неисправностей комбинационных схем. Приведены результаты работы разработанного программного комплекса для ряда схем набора ISCAS'85, демонстрирующие эффективность используемых алгоритмов и методов. |
 |
| 1 . Kano H. Test pattern generation for logic networks by real number logic simulation // AUTOTESTCONF' 79. 1979. P. 168-178. 2 . Миндров А.Е., Кащеев Н.И. Использование непрерывной модели схемы для генерации тестов // Simulation and CAD systems. 1989. P. 47-50. 3 . Danilov S., Kasheev N. Automatic test pattern generation using continuous approach // Proceedings of Internetional Scientific conf. «Informatics, Mathematical Modelling & Design in the technics, controlling & education (IMMD) '2004», Vladimir city, VGU, 2004. P. 187-192. 4 . Кащеев Н.И., Белобородов В.В. Использование непрерывной оптимизации для генерации тестовых наборов // Системы обработки информации и управления, Н. Новгород, 2001. Вып. 7. С. 21-25. 5 . Goel P. An implicit enumeration algorithm to generate tests for combinational logic circuits // IEEE Trans. on Computers. 1981, March. V. C-31. P. 215-222. 6 . Rivin I. and Chakradhar S.T. Discrete Test Generation by Continuous Methods // Proc. 12-th IEEE VLSI Test Symposium, April 1994. P. 100-105. |