Главная страница
russian   english
16+
<< назад

Название статьи

НЕПРЕРЫВНЫЙ ПОДХОД К ПОСТРОЕНИЮ ТЕСТОВ РЕЗИСТИВНЫХ МОСТИКОВЫХ НЕИСПРАВНОСТЕЙ


Номер журнала
3
Дата выпуска
2011

Тип статьи
научная статья
Коды УДК
681.004.6
Страницы
78-82
Ключевые слова
резистивная модель, мостиковые неисправности, цифровые схемы, последовательностные схемы, автоматическое построение тестов, моделирование неисправностей, непрерывные модели

Авторы
Кащеев Николай Иванович
Подъяблонский Федор Михайлович

Место работы
Кащеев Николай Иванович
Нижегородский государственный технический университет им. Р.Е. Алексеева

Подъяблонский Федор Михайлович
Нижегородский государственный технический университет им. Р.Е. Алексеева


Аннотация
Развивается подход к построению тестов цифровых схем, в основе которого лежит применение непрерывных моделей дискретных устройств. В рамках данного метода решается задача поиска тестов для мостиковых неисправностей последовательностных схем. При этом используются обобщенная модель представления дефекта, конкретизируемая посредством резистивной модели мостиковой неисправности, а также алгоритмы моделирования последовательностной схемы с помощью непрерывных функций. Описанные алгоритмы и методы реализованы в программном комплексе автоматической генерации тестов. Представлены результаты апробации для ряда схем набора ISCAS'89.

Загрузить статью

Библиографический список
1 . Renovell M., Huc P., Bertrand Y. The Concept of Resistance Interval: A New Parametric Model for Realistic Resistive Bridging Fault // IEEE VLSI Test Symp. 1995. P. 184-189.
2 . Engelke P., Polian I., Renovell M., Becker B. Simulating resistive bridging and stuck-at faults // Int'l Test Conf. 2003. P. 1051-1059.
3 . Lee C., Walker D.M.H. PROBE: A PPSFP simulator for resistive bridging faults // VLSI Test Symp. 2000. P. 105-110.
4 . Sar-Dessai V., Walker D.M.H. Accurate Fault Modelling and Fault Simulation of Resistive Bridges // Int. Symp. Defect and Fault Tolerance in VLSI Systems. 1998. P. 102-107.
5 . Renovell M., Huc P., Bertrand Y. CMOS bridge fault modeling // IEEE VLSI Test Symp. 1994. P. 392-397.
6 . Kano H. Test pattern generation for logic networks by real number logic simulation // AUTOTESTCONF'79. 1979. P. 168-178.
7 . Миндров А.Е., Кащеев Н.И. Использование непрерывной модели схемы для генерации тестов // Simulation and CAD systems. 1989. P. 47-50.
8 . Danilov S., Kasheev N. Automatic test pattern generation using continuous approach // Proceedings of Internetional Scientific conf. «Informatics, Mathematical Modelling & Design in the technics, controlling & education (IMMD) '2004», Vladimir city, VGU, 2004. P. 187-192.
9 . Кащеев Н.И., Белобородов В.В. Использование непрерывной оптимизации для генерации тестовых наборов // Системы обработки информации и управления, Н. Новгород, 2001. Вып. 7. С. 21-25.